{"id":359,"date":"2021-11-18T00:28:41","date_gmt":"2021-11-18T00:28:41","guid":{"rendered":"https:\/\/www.facet.unt.edu.ar\/maestriaelectronica\/?page_id=359"},"modified":"2021-11-18T00:29:09","modified_gmt":"2021-11-18T00:29:09","slug":"diseno-de-alto-nivel-de-sistemas-digitales","status":"publish","type":"page","link":"https:\/\/www.facet.unt.edu.ar\/maestriaelectronica\/diseno-de-alto-nivel-de-sistemas-digitales\/","title":{"rendered":"DISE\u00d1O DE ALTO NIVEL DE SISTEMAS DIGITALES"},"content":{"rendered":"<p><b>Docente a cargo:<\/b><\/p>\n<p>Mag. Ing. Jorge Scandaliaris<\/p>\n<p><b>Descripci\u00f3n<\/b><\/p>\n<p>Las tecnolog\u00edas actuales de fabricaci\u00f3n permiten la integraci\u00f3n de todos o gran parte de los m\u00f3dulos que componen un sistema electr\u00f3nico en un \u00fanico circuito integrado o chip. Estos dispositivos se conocen como Sistemas en Chip (SoC, del ingl\u00e9s system on a chip), y forman parte casi de la totalidad de los dispositivos inform\u00e1ticos y de consumo integrados, como tel\u00e9fonos m\u00f3viles, reproductores multimedia y electr\u00f3nica automotriz, m\u00e9dica o aeroespacial. Este curso proporcionar\u00e1 una comprensi\u00f3n de los con-ceptos, problemas y procesos de dise\u00f1o de la tecnolog\u00eda SoC siguiendo principios sistem\u00e1ticos de co-dise\u00f1o y co-verificaci\u00f3n de hardware\/software.<\/p>\n<p><b>Objetivos<\/b><\/p>\n<p>Desarrollar competencias para:<\/p>\n<ul>\n<li aria-level=\"1\">Analizar tempranamente el rendimiento funcional y no funcional en el proceso de dise\u00f1o para respaldar decisiones.<\/li>\n<li aria-level=\"1\">Analizar las limitaciones de hardware\/software, algoritmos y arquitecturas tendientes a la optimizaci\u00f3n.<\/li>\n<li aria-level=\"1\">Analizar y explorar los compromisos y espacios de dise\u00f1o de arquitectura y microarquitectura destinados al desarrollo y s\u00edntesis de aceleradores de hardware a medida.<\/li>\n<li aria-level=\"1\">Comprender el hardware, software y el proceso de s\u00edntesis de interfaces.<\/li>\n<li aria-level=\"1\">Comprender los problemas del dise\u00f1o de interfaces.<\/li>\n<li aria-level=\"1\">Emplear herramientas de co-simulaci\u00f3n para validar la funcionalidad de un sistema.<\/li>\n<li aria-level=\"1\">Describir ejemplos de aplicaciones y sistemas desarrollados adoptando un enfoque de co-dise\u00f1o. Identificar situaciones conflictivas de dise\u00f1o de sistemas en chip asociados al co-dise\u00f1o, tales como a la propiedad intelectual, la reutilizaci\u00f3n y la verificaci\u00f3n.<\/li>\n<\/ul>\n<p><b>Contenidos m\u00ednimos<\/b><\/p>\n<ul>\n<li>Metodolog\u00edas y herramientas para el co-dise\u00f1o, co-verificaci\u00f3n de Sistemas en Chip (SoC) y hardware\/software:\u00a0 particiones, programaci\u00f3n en tiempo real, aceleraci\u00f3n de hardware.<\/li>\n<li>Creaci\u00f3n de prototipos virtuales: lenguajes a nivel de sistema electr\u00f3nico y co-simulaci\u00f3n de hardware\/software.<\/li>\n<li>S\u00edntesis de alto nivel: algoritmos de asignaci\u00f3n, programaci\u00f3n y enlace para la s\u00edntesis C-a-RTL;<\/li>\n<li>Integraci\u00f3n SoC: arquitecturas de comunicaci\u00f3n SoC, interfaz IP, verificaci\u00f3n y prueba;<\/li>\n<li>Prototipos FPGA de sistemas hardware\/software.<\/li>\n<\/ul>\n","protected":false},"excerpt":{"rendered":"<p>Docente a cargo: Mag. Ing. Jorge Scandaliaris Descripci\u00f3n Las tecnolog\u00edas actuales de fabricaci\u00f3n permiten la integraci\u00f3n de todos o gran parte de los m\u00f3dulos que componen un sistema electr\u00f3nico en un \u00fanico circuito integrado o chip. Estos dispositivos se conocen como Sistemas en Chip (SoC, del ingl\u00e9s system on a chip), y forman parte casi [&hellip;]<\/p>\n","protected":false},"author":101025,"featured_media":0,"parent":0,"menu_order":0,"comment_status":"closed","ping_status":"closed","template":"","meta":[],"_links":{"self":[{"href":"https:\/\/www.facet.unt.edu.ar\/maestriaelectronica\/wp-json\/wp\/v2\/pages\/359"}],"collection":[{"href":"https:\/\/www.facet.unt.edu.ar\/maestriaelectronica\/wp-json\/wp\/v2\/pages"}],"about":[{"href":"https:\/\/www.facet.unt.edu.ar\/maestriaelectronica\/wp-json\/wp\/v2\/types\/page"}],"author":[{"embeddable":true,"href":"https:\/\/www.facet.unt.edu.ar\/maestriaelectronica\/wp-json\/wp\/v2\/users\/101025"}],"replies":[{"embeddable":true,"href":"https:\/\/www.facet.unt.edu.ar\/maestriaelectronica\/wp-json\/wp\/v2\/comments?post=359"}],"version-history":[{"count":2,"href":"https:\/\/www.facet.unt.edu.ar\/maestriaelectronica\/wp-json\/wp\/v2\/pages\/359\/revisions"}],"predecessor-version":[{"id":362,"href":"https:\/\/www.facet.unt.edu.ar\/maestriaelectronica\/wp-json\/wp\/v2\/pages\/359\/revisions\/362"}],"wp:attachment":[{"href":"https:\/\/www.facet.unt.edu.ar\/maestriaelectronica\/wp-json\/wp\/v2\/media?parent=359"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}