DISEÑO DE ALTO NIVEL DE SISTEMAS DIGITALES

Docente a cargo:

Mag. Ing. Jorge Scandaliaris

Descripción

Las tecnologías actuales de fabricación permiten la integración de todos o gran parte de los módulos que componen un sistema electrónico en un único circuito integrado o chip. Estos dispositivos se conocen como Sistemas en Chip (SoC, del inglés system on a chip), y forman parte casi de la totalidad de los dispositivos informáticos y de consumo integrados, como teléfonos móviles, reproductores multimedia y electrónica automotriz, médica o aeroespacial. Este curso proporcionará una comprensión de los con-ceptos, problemas y procesos de diseño de la tecnología SoC siguiendo principios sistemáticos de co-diseño y co-verificación de hardware/software.

Objetivos

Desarrollar competencias para:

  • Analizar tempranamente el rendimiento funcional y no funcional en el proceso de diseño para respaldar decisiones.
  • Analizar las limitaciones de hardware/software, algoritmos y arquitecturas tendientes a la optimización.
  • Analizar y explorar los compromisos y espacios de diseño de arquitectura y microarquitectura destinados al desarrollo y síntesis de aceleradores de hardware a medida.
  • Comprender el hardware, software y el proceso de síntesis de interfaces.
  • Comprender los problemas del diseño de interfaces.
  • Emplear herramientas de co-simulación para validar la funcionalidad de un sistema.
  • Describir ejemplos de aplicaciones y sistemas desarrollados adoptando un enfoque de co-diseño. Identificar situaciones conflictivas de diseño de sistemas en chip asociados al co-diseño, tales como a la propiedad intelectual, la reutilización y la verificación.

Contenidos mínimos

  • Metodologías y herramientas para el co-diseño, co-verificación de Sistemas en Chip (SoC) y hardware/software:  particiones, programación en tiempo real, aceleración de hardware.
  • Creación de prototipos virtuales: lenguajes a nivel de sistema electrónico y co-simulación de hardware/software.
  • Síntesis de alto nivel: algoritmos de asignación, programación y enlace para la síntesis C-a-RTL;
  • Integración SoC: arquitecturas de comunicación SoC, interfaz IP, verificación y prueba;
  • Prototipos FPGA de sistemas hardware/software.